UTEC
UNIVERSIDAD DE INGENIERÍA Y TECNOLOGÍA

> Reinventa el mundo <



SÍLABO

MALLA 2021

REGLAS INTEGRIDAD ACADÉMICA

Todo estudiante matriculado en una asignatura de la Universidad de Ingeniería y Tecnología tiene la obligación de conocer y cumplir las reglas de integridad académica, cuya lista a continuación es de carácter enunciativo y no limitativo, ya que el/la docente podrá dar mayores indicaciones:

1. La copia y el plagio son dos infracciones de magnitud muy grave en la Universidad de Ingeniería y Tecnología (UTEC) conforme a lo establecido en el Reglamento de Disciplina de los Estudiantes. Tienen una sanción desde 2 semestres de suspensión hasta la expulsión.
2. Si se identifica la copia o plagio en evaluaciones individuales, el/la docente puede proceder a anular la evaluación. El docente tiene la facultad de realizar una advertencia disciplinaria académica al estudiante cuando éste se vea involucrado por primera vez en un caso de copia o plagio o en su defecto podría iniciar un procedimiento disciplinario si lo estima conveniente.
3. Si la evaluación es personal o grupal-individual, la interacción entre equipos o compañeros se considera copia o plagio, según corresponda. Si la evaluación calificada no indica que es grupal, se presume que es individual.
4. La copia, plagio, el engaño y cualquier forma de colaboración no autorizada no serán tolerados y serán tratados de acuerdo con las políticas y reglamentos de la UTEC, implicando consecuencias académicas y sanciones disciplinarias.
5. Se encuentra prohibido el uso de herramientas de inteligencia artificial sin autorización del docente en el desarrollo de evaluaciones o entregables académicos calificables. Se entenderá como no autorizado cuando las condiciones de la evaluación no permitan explícitamente su utilización. Cuando el uso de estas herramientas esté autorizado, el estudiante asume la responsabilidad sobre la calidad y el contenido del material presentado.
6. Aunque se alienta a los estudiantes a discutir las tareas y trabajar juntos para desarrollar una comprensión más profunda de los temas presentados en este curso, no se permite la presentación del trabajo o las ideas de otros como propios. No se permite el plagio de archivos informáticos, códigos, documentos o dibujos.
7. Si el trabajo de dos o más estudiantes es sospechosamente similar, se puede aplicar una sanción académica a todos los estudiantes, sin importar si es el estudiante que proveyó la información o es quien recibió la ayuda indebida. En ese sentido, se recomienda no proveer el desarrollo de sus evaluaciones a otros compañeros ni por motivos de orientación, dado que ello será considerado participación en copia.
8. El uso o presencia de teléfonos celulares, aplicaciones que permitan la comunicación o cualquier otro tipo de medios de interacción entre estudiantes está prohibido durante las evaluaciones o exámenes, salvo que el/la docente indique lo contrario de manera expresa. Es irrelevante si se hizo uso del dispositivo o la razón del uso del dispositivo.
9. El estudiante debe entrar a la sesión de la evaluación (presencial o virtual) sin ninguna información, aplicación, dispositivo o elementos no permitidos expresamente por el profesor. El uso o presencia de cualquier objeto no permitido por el profesor en las indicaciones de la evaluación está prohibido. Es irrelevante si se hizo uso del dispositivo o la razón del uso del elemento.
10. En caso exista algún problema de internet durante la evaluación, comunicarse con el/la docente utilizando el protocolo establecido. No comunicarse con los compañeros dado que eso generará una presunción de copia.
11. Se prohíbe tomar prestadas calculadoras o cualquier tipo de material de otro estudiante durante una evaluación, salvo que el/la docente indique lo contrario.
12. Si el/la docente encuentra indicios de obtención indebida de información, lo que también implica no cumplir con las reglas de la evaluación, tiene la potestad de anular la prueba, advertir al estudiante y citarlo con su Director de Carrera. Si el estudiante no asiste a la citación, podrá ser reportado para proceder con el respectivo procedimiento disciplinario. Una segunda advertencia será reportada para el inicio del procedimiento disciplinario correspondiente.
13. Se recomienda al estudiante estar atento/a a los datos de su evaluación. La consignación de datos que no correspondan a su evaluación será considerado indicio concluyente de copia.

Revisado y aprobado por la Dirección de Planeamiento y Gestión Académica y la Dirección de Computer Science

UNIVERSIDAD DE INGENIERÍA Y TECNOLOGÍA
SÍLABO DEL CURSO

1. ASIGNATURA

CS3051 – Arquitectura de Computadoras

2. DATOS GENERALES

2.1 Departamento académico: Computer Science
2.2 Malla: 2021
2.3 Modalidad: Presencial
2.4 Créditos: 4
2.5 Idioma de dictado: Español
2.6 Otras especificaciones:

CARRERA	CICLO	CONDICIÓN	PRERREQUISITOS
Ciencia de la Computación	4	Obligatorio	CS1022 Matemáticas Discretas II

3. INTRODUCCIÓN AL CURSO

El curso introduce los conceptos fundamentales de organización y diseño de procesadores modernos a través de un enfoque teórico-práctico. Son estudiados conceptos fundamentales de la arquitectura del procesador, lo cual permitirá al estudiante entender las limitaciones de un sistema de cómputo. El tener un conocimiento detallado del funcionamiento del sistema desde la perspectiva de hardware, permitirá al estudiante realizar implementaciones eficientes de software. El curso incluye actividades de implementación de módulos usando lenguajes de descripción de hardware los cuales son probados en simulación. También se realiza la implementación de un microprocesador basado en los conceptos teóricos estudiados. Los temas principales desarrollados en el curso son: diseño lógico, Instruction Set Architecture, microarquitectura y sistemas de memoria.

4. COMPETENCIAS

- ABET-COM-02 Diseñar, implementar y evaluar una solución computacional para satisfacer un conjunto determinado de requerimientos computacionales en el contexto de la disciplina del programa
- ABET-CCS-06 Aplicar la teoría de la ciencia de la computación y los fundamentos de desarrollo de software para producir soluciones basadas en computación

5. RESULTADOS DE APRENDIZAJE

- RA1 Diseñar bloques de hardware en el diseño de un procesador mínimo, demostrando su funcionamiento a través de simulación.
- RA2 Implementar procesadores usando técnicas de modelado y conceptos de diseño para programas de propósito general.

6. TEMAS

6.1 Introducción: motivación y revisión
6.2 Diseño digital: lógica combinacional
6.3 Diseño digital: lógica secuencial
6.4 Diseño de Finite State Machines (FSM)
6.5 Instruction Set Architecture (ISA)

6.6 Microarquitectura: procesadores single-cycle
6.7 Microarquitectura: procesadores multi-cycle
6.8 Pipelining en microprocesadores
6.8.1 Problemas de ejecución causados por dependencias
6.9 Técnicas de microarquitectura: desde reorder buffer a ejecución superscalar
6.10 Sistemas de memoria: jerarquía y caché
6.11 Sistemas de memoria: organización y diseño de caché
6.12 Introducción a interconexión en procesadores

7. PLAN DE TRABAJO

7.1 Metodología

La metodología del curso corresponde al aprendizaje basado en problemas y proyectos. Esta metodología promueve el desarrollo del pensamiento crítico y el interés del estudiante en resolver problemas teóricos y aplicados.

7.2 Sesiones de teoría

Las sesiones teóricas serán desarrolladas bajo la estructura de clase magistral. Durante las sesiones teóricas, se promueve la participación activa de los estudiantes, fomentando preguntas y discusiones sobre el estudio de arquitectura de computadores. No está permitido el uso de dispositivos móviles o electrónicos que puedan interrumpir el normal desarrollo de la sesión. Después de cada sesión, los estudiantes deberán acompañar el desarrollo de curso con una lectura sugerida (indicada por el docente) y el desarrollo de ejercicios propuestos en material de curso , i.e., libros o listas de ejercicios. Este contenido permitirá al estudiante reforzar los conceptos estudiados.

7.3 Sesiones de práctica (laboratorio o taller)

Las sesiones prácticas/laboratorio se desarrollarán a través de una metodología basada en problemas generando el aprendizaje práctico por parte del estudiante. Los laboratorios son de tipo individual cuando la actividad requiere el logro de implementar un concepto estudiado en una sesión de teoría. Los laboratorios son desarrollados con los equipos y placas de desarrollo provistos en sala.
El proyecto a desarrollar será planteado a la mitad de cada unidad, por lo que es planteado como dos subproyectos. El desarrollo es grupal y será realizado con la participación de máximo tres estudiantes.

8. SISTEMA DE EVALUACIÓN

El curso consta de los siguientes espacios de evaluación[1]:

Teoría 55%	Ciclo regular	Ciclo de verano
Examen Parcial (EP) 25% Examen Final (EF) 30%	Semana 8 Semana 16	Semana 4 Semana 8
Práctica y/o laboratorio 45%		
Evaluación Continua* (EC1) 10% Evaluación Continua* (EC2) 10% Proyecto 1 (P1) 10%	Semana 8 Semana 15 Semana 7	Semana 4 Semana 7 Semana 3

[1] Semanas de evaluación sujetas a cambios que serán comunicados previamente por el docente. Si las condiciones de evaluaciones o entregables académicos lo permiten de manera explícita, el alumno podrá hacer uso de herramientas de Inteligencia Artificial (IA) para su resolución. Caso contrario, se asumirá que está prohibido el uso de la IA.

Proyecto 2 (P2) 15% *Nota:* *P2 no puede ser presentado si no ha presentado P1.*	Semana 16	Semana 8
100%		

* Las notas de las evaluaciones continuas serán calculadas utilizando las evaluaciones hechas en clase

9. REFERENCIAS BIBLIOGRÁFICAS

Básica

- [1] S. Harris and D. Harris, *Digital Design and Computer Architecture: RISC-V Edition*, 2nd ed., Cambridge, MA, USA: Morgan Kaufmann, 2021.
- [2] B. J. LaMeres, *Quick Start Guide to Verilog*, Cham, Switzerland: Springer, 2019.

Complementaria

- [1] S. Patel and Y. N. Patt, *Introduction to Computing Systems: From Bits & Gates to C & Beyond*, 2nd ed. New York, NY, USA: McGraw-Hill Professional, 2004.
- [2] B. C. Readler, *Verilog by Example: A Concise Introduction for FPGA Design*. Akron, OH, USA: Full Arc Press, 2011.
- [3] D. A. Patterson and J. L. Hennessy, *Computer Organization and Design RISC-V Edition: The Hardware/Software Interface*, 2nd ed. Cambridge, MA, USA: Morgan Kaufmann, 2020.